PCB 配線レベルが向上し、PCB 設計がより効率的になる場合

PCB レイアウトは、PCB 設計全体において非常に重要です。 高速かつ効率的な配線を実現し、PCB 配線をハイエンドに見せる方法は、研究して学ぶ価値があります。 PCBレイアウトで注意すべき7つの点を整理しました。 チェックして隙間を埋めていきましょう！

1. デジタル回路とアナログ回路の共通グランド処理

現在、多くの PCB はもはや単一機能回路 (デジタル回路またはアナログ回路) ではなく、デジタル回路とアナログ回路の混合で構成されています。 したがって、配線時には相互干渉、特にグランドラインでのノイズ干渉を考慮する必要があります。 デジタル回路は周波数が高く、アナログ回路は感度が強いです。 信号線の場合、高周波信号線は敏感なアナログ回路デバイスからできるだけ遠ざける必要があります。 グランド ラインの場合、PCB 全体で外部へのノードは 1 つだけであるため、デジタルとアナログの共通グランドの問題は PCB 内で処理する必要があります。 しかし、実際にはデジタルグランドとアナロググランドは基板内で分離されています。 それらは互いに接続されておらず、PCB が外部 (プラグなど) に接続するインターフェイスでのみ接続されています。 デジタル グランドはアナログ グランドに少しショートしています。接続ポイントが 1 つしかないことに注意してください。 PCB 上には異なるグランドもあり、これはシステム設計によって決まります。

2. 信号線は電気（グランド）層に敷設されています

多層プリント基板を配線する場合、信号線層の配線残しが少なくなります。 層を増やすと無駄が発生し、生産工数が増加し、その分コストも増加します。 この矛盾を解決するには、電気 (グランド) 層での配線を検討できます。 最初に電源層を考慮し、次にグランド層を考慮する必要があります。 フォーメーションの完全性が保たれるからです。

3. 大面積導体の接続脚の処理

大面積接地（電気）では、一般的に使用されるコンポーネントの脚がそれに接続されます。 連結脚の取り扱いは総合的に考慮する必要があります。 電気的性能の観点からは、コンポーネントの脚のパッドが銅の表面に完全に接続されている方が良いのですが、コンポーネントの溶接組み立てには次のような隠れた危険がいくつかあります。 ① 溶接には高出力のヒーターが必要です。 。 ②仮想半田接合が発生しやすい。 したがって、電気的性能とプロセス要件を考慮して、熱シールドと呼ばれる十字型のはんだパッドが作成され、一般にサーマルパッド (Thermal) として知られています。 このようにして、溶接中の過剰な断面熱放散による仮想はんだ接合の可能性を排除できます。 セックスは大幅に減少します。 多層基板の電源（グランド）層足の処理も同様です。

4. 配線におけるネットワークシステムの役割

多くのCADシステムでは、ネットワークシステムに基づいて配線が決定されます。 グリッドが密すぎると、チャネル数は増加しますが、ステップが小さすぎて、画像フィールド内のデータ量が過大になります。 これにより、デバイスのストレージ容量に対する要件が必然的に高くなり、コンピューター電子製品の計算速度にも影響します。 大きな影響。 コンポーネントの脚のパッドによって占有されているパスや、取り付け穴と取り付け穴によって占有されているパスなど、一部のパスは無効です。 メッシュがまばらでチャネルが少なすぎると、ルーティング レートに大きな影響を与えます。 したがって、配線をサポートする合理的なグリッド システムが必要です。 標準コンポーネントの脚間の距離は {{0}}.1 インチ (2.54 mm) であるため、グリッド システムの基準は通常 0.1 インチ (2.54 mm) に設定されます。または、{{10}.1 インチ未満の整数倍 (例: 0.05 インチ、0.025 インチ、0.02 インチなど)。

5. 電源線、アース線の取り扱いについて

たとえプリント基板全体の配線が正しく完了していても、電源線やアース線への配慮が不十分な場合に生じる干渉は、製品の性能を低下させ、場合によっては製品の成功率に影響を与えることがあります。 したがって、製品の品質を確保するためには、電源およびアース線の配線に細心の注意を払い、電源およびアース線から発生するノイズ干渉を最小限に抑える必要があります。 電子製品の設計に携わる技術者なら誰でも、アース線と電源線間のノイズの原因を理解しています。 ここでは、低減されたノイズ抑制についてのみ説明します。よく知られているのは、電源とアース線の間にノイズを追加することです。 レンコンコンデンサー。 電源線とアース線はできるだけ太くしてください。 アース線の幅は電源線よりも太いです。 それらの関係は、アース線 > 電源線 > 信号線です。 通常、信号線の幅は0.2~0.3mm、細線幅は最大0.05~0.07mmです。 、電源コードは1.2〜2.5 mmです。 デジタル回路 PCB の場合、幅の広いアース線を使用してループを形成、つまりアース ネットワークを形成できます (アナログ回路のアースはこの方法では使用できません)。 アース線には広い面積の銅層を使用し、プリント基板上の未使用の銅層はすべてアースに接続し、アース線として使用します。 あるいは、電源線とアース線がそれぞれ 1 層を占める多層基板にすることもできます。

6. デザインルールチェック(DRC)

配線設計が完了したら、配線設計が設計者が定めたルールに従っているかどうかを慎重に確認する必要があります。 また、設定したルールがプリント基板の製造工程のニーズを満たしているかどうかの確認も必要です。 一般的な検査には、ラインからライン、ラインからラインへの側面が含まれます。 部品パッド、配線とスルーホール、部品パッドとスルーホール、スルーホール間の距離が妥当かどうか、また製造要件を満たしているかどうか。 電源線とアース線は適切な幅であり、電源線とアース線は緊密に結合されていますか (低波インピーダンス)。 PCB 内にアース線を広げることができる場所はありますか? 重要な信号線については、短い配線、保護線、入力線と出力線の明確な分離などの対策が講じられていますか? アナログ回路部とデジタル回路部のアース線は独立していますか？ 後から PCB に追加されるグラフィックス (アイコン、ラベルなど) が信号の短絡を引き起こすかどうか。 いくつかの不満足な線の形状を修正します。 PCB にプロセスラインが追加されていますか? ソルダーマスクが製造プロセスの要件を満たしているか、ソルダーマスクのサイズが適切であるか、電気アセンブリの品質に影響を与えないようデバイスパッドにキャラクターマークが押されているかどうか。 多層基板の電源グランド層の外枠のエッジは減っていますか？ 電源グランド層の銅箔が基板外に露出しているとショートが発生しやすくなります。

7. ビアの設計

Via (ビア) は多層 PCB の重要なコンポーネントの 1 つです。 穴あけのコストは通常​​、PCB 基板の製造コストの 30% ～ 40% を占めます。 簡単に言うと、PCB 上のすべての穴をビアと呼ぶことができます。 機能の観点から、ビアは 2 つのカテゴリに分類できます。1 つは層間の電気接続に使用され、もう 1 つは層間の電気接続に使用されます。 もう 1 つはデバイスの固定または位置決めに使用されます。 プロセスの観点から見ると、ビアは通常、ブラインド ビア、埋め込みビア、貫通ビアの 3 つのカテゴリに分類されます。

止まり穴はプリント基板の上面と下面にあります。 ある程度の深さがあり、表面の回路とその下の内部回路を接続するために使用されます。 穴の深さは通常、一定の比率（口径）を超えません。 埋め込みビアとは、プリント基板の内層に位置し、基板の表面まで伸びていない接続孔を指します。 上記 2 種類の穴は基板の内層にあります。 ラミネート前にスルーホール形成工程を経て完成します。 ビアホール形成プロセス中に、いくつかの内層が重なる場合があります。 3 番目のタイプはスルーホールと呼ばれ、回路基板全体を貫通し、内部相互接続を実装したり、部品の取り付け位置決め穴として使用できます。 スルー ホールは技術的に実装が容易でコストが低いため、他の 2 つのビア ホールの代わりにほとんどのプリント基板で使用されています。 以下のビアホールは、特に指定がない限りスルーホールとみなします。

1. 設計の観点から見ると、ビア ホールは主に 2 つの部分で構成されます。1 つは中央のドリル ホールで、もう 1 つはドリル ホールの周囲のパッド領域です。 これら 2 つの部分のサイズによってビアのサイズが決まります。 当然のことながら、高速、高密度の PCB を設計するとき、設計者は基板上により多くの配線スペースを残せるようにビアをできるだけ小さくすることを常に望んでいます。 さらに、ビアが小さくなると、ビア自体の寄生容量も小さくなります。 小さいほど高速回路に適します。 しかしながら、ホールサイズの縮小はコストの増加を招くものであり、ビアホールのサイズを無制限に縮小できるわけではない。 穴あけ（ドリル）や電気メッキ（メッキ）、その他のプロセス技術によって制限されます。穴が小さいほど、穴あけは難しくなります。 ホールに時間がかかるほど、中心から外れやすくなります。 また、穴の深さがドリル穴の直径の 6 倍を超える場合、穴の壁が均一に銅メッキされるという保証はありません。 たとえば、通常の 6- 層 PCB 基板の現在の厚さ (スルーホールの深さ) は約 50 ミルであるため、PCB メーカーが提供できる穴あけ直径は 8 ミルまでしかありません。

2. ビアホールの寄生容量 ビアホール自体は対グランドに対して寄生容量を持っています。 グランド層のビアホールの分離孔の直径がD2、ビアホールパッドの直径がD1、PCB基板の厚さがTであることがわかっている場合、基板の誘電率は次のようになります。 ε の場合、ビア ホールの寄生容量のサイズはおよそ次のようになります: C=1.41εTD1/(D2-D1) ビア ホールの寄生容量が回路に及ぼす主な影響は次のとおりです。信号の立ち上がり時間が長くなり、回路の速度が低下します。 たとえば、厚さ 50 ミルの PCB 基板の場合、ビアホールの内径が 10 ミル、パッド直径が 2{{20} の場合、 } Mil が使用され、パッドとグランド銅領域間の距離は 32 Mil です。上記の式でビア ホールを近似的に計算できます。寄生容量はおおよそ次のとおりです: C=1.41x4.4x{{31 }}.050x0.020/(0.032-0.020)=0.517pF. 静電容量のこの部分によって生じる立ち上がり時間の変化は、T10-90=2.2C (Z0/2)=2.2 x0.517x(55/2)=31.28ps です。 これらの値から、単一のビアの寄生容量によって引き起こされる立ち上がり遅延を遅くする効果はそれほど明白ではありませんが、層間の切り替えのために配線内でビアが複数回使用される場合、設計者はそれを慎重に考慮する必要があることがわかります。 。

3. ビアの寄生インダクタンス 同様に、ビアにも寄生容量と寄生インダクタンスが存在します。 高速デジタル回路の設計では、ビアの寄生インダクタンスによって引き起こされる害は、寄生容量の影響よりも大きいことがよくあります。 その寄生直列インダクタンスは、バイパス コンデンサの寄与を弱め、電力システム全体のフィルタ効果を弱めます。 次の公式を使用して、ビアのおおよその寄生インダクタンスを簡単に計算できます: L=5.08h [ln (4h/d) + 1] ここで、L は次のインダクタンスを指します。 h はビアの長さ、d はドリル穴の中心の直径です。 この式から、ビアホールの直径はインダクタンスにほとんど影響を与えませんが、ビアホールの長さはインダクタンスに影響を与えることがわかります。 上記の例を引き続き使用すると、ビアのインダクタンスは次のように計算できます: L=5.08x0.050 [ln (4x0.050/0.010) + 1 ]=1.015nH。 信号の立ち上がり時間が 1ns の場合、その等価インピーダンスは XL=πL/T10-90=3.19Ω です。 高周波電流が流れる場合、このようなインピーダンスは無視できません。 電源層とグランド層を接続する際、バイパス コンデンサは 2 つのビアを通過する必要があるため、ビアの寄生インダクタンスが指数関数的に増加することに特に注意する必要があります。

4. 高速 PCB におけるビアホール設計 ビアホールの寄生特性に関する上記の分析を通じて、高速 PCB 設計では、一見単純なビアホールが回路設計に大きな悪影響をもたらすことが多いことがわかります。 効果。 ビアの寄生効果によって引き起こされる悪影響を軽減するには、設計で次のことを実行してください。

1. コストと信号品質の観点から、適切なサイズのビアホールを選択します。 たとえば、6-10- 層メモリ モジュール PCB 設計の場合は、10/20Mil (ドリリング/パッド) ビアを使用することをお勧めします。 一部の高密度、小型基板の場合は、8/18Mil ビアの使用を試すこともできます。 穴。 現在の技術条件では、より小さなサイズのビアを使用することは困難です。 電源ビアまたはグランドビアの場合は、インピーダンスを下げるためにより大きなサイズを使用することを検討してください。

2. 上で説明した 2 つの式から、より薄い PCB ボードを使用することは、ビアの 2 つの寄生パラメータを減らすのに有益であると結論付けることができます。

3. PCB ボード上の信号トレースの層を変更しないようにしてください。つまり、不必要なビアを使用しないようにしてください。

4. 電源ピンとアースピンを近くにドリルで開ける必要があります。 インダクタンスが増加するため、ビアとピンの間のリード線は短いほど良いです。 同時に、インピーダンスを低減するために、電源リード線と接地リード線はできるだけ太くする必要があります。

5. 信号層を変更するビアの近くにいくつかの接地ビアを配置し、信号に閉ループを提供します。 PCB ボード上に多数の冗長グランド ビアを配置することもできます。 もちろん、設計には柔軟性も必要です。 先ほどのビアモデルは各層にパッドがある場合です。 場合によっては、一部のレイヤーのパッドを減らしたり、削除したりすることもあります。 特にビアホールの密度が非常に高い場合、溝が壊れて銅層内の回路が分離される可能性があります。 この問題を解決するには、ビアの位置を移動するだけでなく、ビアを銅層に配置することも検討できます。 パッドサイズが小さくなりました。