ビアの寄生容量と寄生インダクタンス

1.経由

ビアは多層 PCB の重要なコンポーネントの 1 つであり、穴あけのコストは通常​​、PCB 製造コストの 30 ～ 40% を占めます。 簡単に言えば、PCB 上のすべての穴をビアと呼ぶことができます。 機能の観点から、ビアは 2 つのカテゴリに分けることができます。1 つは層間の電気的接続に使用されます。 もう 1 つは、デバイスの固定または位置決めに使用されます。 プロセスの観点から、これらのビアは一般に、ブラインド ビア、埋め込みビア、スルー ビアの 3 つのカテゴリに分類されます。 止まり穴は、プリント回路基板の上面と下面にあり、表面回路とその下の内部回路を接続するための特定の深さがあります。 通常、穴の深さは一定の比率 (開口部) を超えません。 埋め込み穴とは、プリント回路基板の内層にある接続穴で、回路基板の表面には達していません。 上記の 2 種類の穴は、回路基板の内層にあります。 ラミネーションの前に、スルーホール形成プロセスを使用して完了し、スルーホールの形成中にいくつかの内層を重ねることができます。 3つ目はスルーホールと呼ばれるもので、回路基板全体を貫通しており、内部の相互接続や部品の実装位置決め穴として使用できます。 スルーホールはプロセスでの実現が容易でコストが低いため、ほとんどのプリント回路基板は他の 2 種類のビアの代わりにスルーホールを使用します。 以下に示すビアは、特に指定のない限り、ビアと見なされます。 設計の観点から、ビアは主に 2 つの部分で構成されます。1 つは中央のドリル穴で、もう 1 つは下図に示すようにドリル穴の周囲のパッド領域です。 これら 2 つの部分のサイズによって、ビアのサイズが決まります。 明らかに、高速で高密度の PCB 設計では、設計者は、ビア ホールが小さいほど、ボード上により多くの配線スペースを残すことができることを常に望んでいます。 また、ビアホールが小さいほど、それ自体の寄生容量が小さくなります。 小さいほど高速回路に適しています。 しかし、ホールサイズの縮小はコストの増加をも招くため、ビアホールのサイズを無制限に縮小することはできません。 穴あけとメッキの技術によって制限されます。穴が小さいほど、穴あけが簡単になります。穴が長くなるほど、中心位置からずれやすくなります。 また、穴の深さがドリル穴の直径の 6 倍を超えると、穴の壁を均一に銅メッキすることができなくなります。 たとえば、通常の 6- 層の PCB 基板の厚さ (スルーホールの深さ) は約 50Mil であるため、PCB メーカーが提供できる穴あけ直径は 8Mil と小さくなります。

次に、ビアの寄生容量

ホール自体はグランドに対して寄生容量を持っています。 グランド層のアイソレーションホールの直径をD2、ビアパッドの直径をD1、PCB基板の厚さをT、基板基板の誘電率をεとすると、寄生容量はC=1.41εTD1/(D2-D1) ビア ホールの寄生容量が回路に与える主な影響は、信号の立ち上がり時間が長くなり、サーキットの速さ。 たとえば、厚さが 50 ミルの PCB 基板の場合、内径が 10 ミルでパッドの直径が 20 ミルのビア ホールを使用すると、パッドとグランドの銅領域の間の距離は 32Mil であり、上記の式でビア ホールを概算できます。寄生容量はおおよそ次のとおりです。 }}50x0.020/(0.032-0.020)=0.517pF であり、静電容量のこの部分によって生じる立ち上がり時間の変動は、T10-90=2.2C(Z0/2 )=2.2 x0.517x(55/2)=31.28ps. これらの値から、1 つのビアの寄生容量によって引き起こされる立ち上がり遅延を遅くする効果は明白ではありませんが、レイヤー間を切り替えるためにビアが配線で複数回使用されている場合、設計者は依然として次のことを行う必要があることがわかります。慎重に検討してください。

3. ビアの寄生インダクタンス

同様に、ビアホールには寄生インダクタンスと寄生容量があります。 高速デジタル回路の設計では、ビアホールの寄生インダクタンスによって引き起こされる害は、寄生容量の影響よりも大きいことがよくあります。 その寄生直列インダクタンスは、バイパス コンデンサの寄与を弱め、電力システム全体のフィルタリング効果を弱めます。 次の式を使用して、ビアのおおよその寄生インダクタンスを簡単に計算できます: () - PCB 設計ガイドライン - ビアについて L はビアのインダクタンス、h はビアの長さ、d はビアの直径です。中央のドリル穴。 式からわかるように、ビア ホールの直径はインダクタンスにほとんど影響を与えませんが、ビア ホールの長さはインダクタンスに大きな影響を与えます。 上記の例を引き続き使用すると、ビアのインダクタンスは次のように計算できます: L=5.08x0.050[ln(4x0.050/0.010) 1]=1.015nH. 信号の立ち上がり時間が 1ns の場合、その等価インピーダンスは XL=πL/T10-90=3.19Ω です。 このようなインピーダンスは、高周波電流が流れると無視できなくなります。 特に、バイパスコンデンサは、電源層とグランド層を接続する際に 2 つのビアを通過させる必要があり、ビアの寄生インダクタンスが 2 倍になることに注意してください。 4. 高速 PCB のビア設計 上記のビアの寄生特性の分析を通じて、高速 PCB 設計では、一見単純なビアが回路設計に大きな悪影響をもたらすことが多いことがわかります。 効果。

ビアの寄生効果によってもたらされる悪影響を減らすために、設計で最善を尽くすことができます。

1. コストと信号品質の両方を考慮して、妥当なビア ホール サイズを選択します。 たとえば、メモリ モジュール PCB 設計の 6-10 層の場合、10/20Mil (穴あけ/パッド) ビアを使用することをお勧めします。 一部の高密度で小型のボードでは、8/18Mil ビアを使用することもできます。 穴。 現在の技術的状況では、より小さいサイズのビアを使用することは困難です。 電源またはグランド ビアの場合は、インピーダンスを下げるために、より大きなサイズを使用することを検討してください。

2. 上記の 2 つの式から、ビアの 2 つの寄生パラメータを減らすには、より薄い PCB ボードを使用することが有益であると結論付けることができます。

3. PCB 上の信号トレースのレイヤーを変更しないようにします。つまり、不要なビアを使用しないようにします。

4. 電源とグランドのピンは、近くの穴を介してドリルで開ける必要があります。 ビア ホールとピンの間のリードは短いほど、インダクタンスが増加するため、より良い結果が得られます。 同時に、インピーダンスを下げるために、電源とグランドのリードはできるだけ太くする必要があります。

5. 信号の閉ループを提供するために、信号がレイヤーを変更するビアの近くにいくつかの接地ビアを配置します。 PCB に多数の冗長グランド ビアを配置することも可能です。 もちろん、設計には柔軟性が必要です。 上で説明したビア モデルは、各層にパッドがある場合であり、場合によっては、いくつかの層のパッドを削減または削除することさえできます。 特にビア ホールの密度が非常に大きい場合、スロットが破損し、銅層上のループが分離される可能性があります。 この問題を解決するには、ビアの位置を移動するだけでなく、ビアを銅層に配置することも検討できます。 パッドのサイズが縮小されます。