高速PCB設計におけるタイミング解析

デジタルシステム設計エンジニアにとって、タイミング分析は高速PCB設計の重要な部分です。 特に100Mバスの出現により、信号エッジレートがピコ秒に達した後、システムパフォーマンスはフロントエンドの設計に大きく依存するため、設計の開始時に正確なタイミング分析と計算が必要になります。 タイミング分析とシグナルインテグリティは切り離せないものであり、優れた信号品質はタイミング関係を確保するための鍵です。 反射やクロストークなどの現象による信号品質の問題は、タイミングのずれや乱れを引き起こす可能性があり、設計時にはこの2つを一緒に考慮する必要があります。

タイミング解析の出発点は、信号の確立またはホールドタイムの​​関係に従って設計スキームを決定することです。 この方法は、IC設計、ボード設計、システム設計を含む設計プロセス全体を実行します。

-飛行時間-は、信号が送信された瞬間から受信側で信号が安定した瞬間までの差を指し、配線と負荷による遅延を表すために使用されます。 低速の場合はおおよその方法で決定できますが、高速の-速度のPCBの設計では、負荷や送電線の影響などの要因により、シミュレーションの方法で決定する必要があります。 飛行時間が決定された後、信号が信号のサンプルとホールドの要件を満たしているかどうかを確認するために、テーブルまたは手動の方法を使用してタイミング計算を実装できます。 同様に、このプロセスを逆にして、ルーティング長のルールを取得します。

コモンクロックモードの特徴は、トランシーバーのクロックがコモンクロックソースによって提供されることです。 2つの特徴があります。 1つは、データが1サイクル以内に受信側に到達する必要があること、もう1つは、クロックの差がタイミングに大きな影響を与えることです。

通常、クロックとデータが同じタイプのインターフェイスで駆動される場合、タイミング計算では、それらの間の位相差のみを考慮する必要があります。 そうでない場合は、飛行時間に応じて位相差（配線長など）を調整する必要があります。 データクロックルーティングが同じ長さであるという意味での方法は無効になります。

設計では、スイッチングノイズ、-シンボル間干渉、-非理想的なループなどの他の要因が信号の位相に影響を与えます。 したがって、一方ではタイミング設計に合理的に設計マージンを追加する必要があり、他方では干渉の影響を減らすために他の設計方法を採用する必要があります。